



秘密▲5年



MR813 PCB 设计指南

文档版本：V1.0

发布日期：2020-11-20

全志科技版权所有，侵权必究

Copyright © 2020 by Allwinner. All rights reserved

Page 1 of 35



秘密▲5年

版权所有 © 珠海全志科技股份有限公司

未经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档的内容的部分或全部，并不得以任何形式传播。

商标声明



、Allwinner、Allwinnertech、全志科技和其他全志科技商标均为珠海全志科技股份有限公司的商标，并归珠海全志科技股份有限公司所有。

本文档提及的其他所有商标或注册商标，由各自的所有人拥有。

注意

您购买的产品、服务或特性等应受全志科技公司商业合同和条款的约束，本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，全志科技公司对本文档内容不做任何明示或默示的声明或保证。

由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

珠海全志科技股份有限公司

地址：广东省珠海市高新区创新海岸科技二路9号

网址：<http://www.allwinnertech.com>

全志科技版权所有，侵权必究

Copyright © 2020 by Allwinner. All rights reserved

Page 2 of 35



秘密▲5年

前言

概述

本文档主要介绍 MR813 芯片在应用方案设计中 PCB 设计要点和注意事项,指导客户进行方案硬件 PCB 设计,保证 PCB 设计质量。

目的

电子工艺日新月异,电路工作速度越来越高,由此产生的信号完整性,电源完整性,EMC 问题日趋严重,为了使工程师在 MR813 产品 PCB 设计时规避一些常见问题,保证设计质量,正确的设计方法是 PCB 设计成功的必要条件。

适用对象

本文档主要适用于:

- PCB layout 工程师
- 产品硬件开发工程师
- 技术支持工程师

修订记录

修订记录累积每次文档的更新说明,最新版本的文档包含以前所有文档版本的更新内容,请以最新版为准。

版本	修改记录	日期	作者	备注
Ver 1.0	Initial Version	2020-11-20		

目录

前言.....	3
目录.....	4
1. Stack up.....	5
1.1. 叠构.....	5
1.2. 整体布局.....	5
2. CPU.....	5
2.1. 布局.....	5
2.2. 布线.....	6
2.3. Power/GND.....	7
2.4. 24MHz Crystal.....	11
3. Memory.....	12
3.1. DRAM.....	12
3.2. NAND/EMMC.....	16
3.2.1. 布局.....	16
3.2.2. 布线.....	16
4. PMU.....	17
4.1. 布局.....	17
4.2. 布线.....	18
4.2.1. 功率走线.....	18
4.2.2. 其它走线.....	19
5. Interface.....	20
5.1. MIPI CSI.....	20
5.2. AUDIO.....	22
5.3. USB.....	25
6. WIFI/BT.....	26
7. SENSOR.....	28
8. ESD/EMC/HEAT.....	29
8.1. ESD.....	29
8.2. EMC.....	33
8.3. HEAT.....	33

1. Stack up

1.1. 叠构

MR813 主要做四层板方案，叠层结构和阻抗控制建议如下（如需调整板厚，请调整 2、3 层之间介质厚度，保持其它介质层厚度不变）。

Total layers:	4										
Board thickness:	1.0/1.6 mm +/- 10%										
PCB material:	Typical FR4										
Surface finish:	ENIG(化学镀金)										
Stackup Control Table											
---	Stackup Structure			Impedance Requirements					Layer definition		
Layer	Type	Thickness (mil)		Dk(with Sim Z0)	Impedance spec (Ohms)	Reference layer	Width/space(mil)	Sim Z0(Ohms)	DDR	others	
	solder mask	0.5	SM	3.8							
1	TOP	1.6	0.3oz+plating		50±10%	2	4	52.89	Signal	Signal	
					50±10%(wfi)	2	5	47.57			
					50±10%(wfi)	1	20(看备注1)	49.7			
					90±10%	2	4.5/6.5	91.16			
					100±10%	2	3.8/8.7	100.93			
2	prepreg	2.9		4							
	GND	1.2	1.0oz						GND	GND	
	core	27/50		4.5							
3	PWR	1.2	1.0oz		50±10%	4	4	47.56	Signal	Power	
					90±10%	4	3.8/8.7	89.09			
	prepreg	2.9		4							
4	BOTTOM	1.6	0.3oz+plating		50±10%	3	4	52.89	Power	Signal	
					90±10%	3	4.5/6.5	91.16			
					100±10%	3	3.8/8.7	100.93			
	solder mask	0.5	SM	3.8							
	Board thickness:	39.4/62.4									

备注1：对于20mil的50ohm阻抗控制，除了需要20mil线宽，同时还有以下要求：两边包地，信号线与同层GND的距离为4mil。在走线正下方L2层挖掉40mil宽的沟道。

图 1-1 四层板叠层结构

1.2. 整体布局

PCB 整体布局需注意以下几点：

- 1) 所有结构料封装确认无误后，按结构位置放置结构件，同时注意所有孔类器件的金属与非金属化。
- 2) 结构器件周围注意是否干涉。
- 3) 需预留屏蔽罩焊盘。
- 4) 按功能进行各模块布局，布局时需要考虑散热影响。
- 5) 整体布局完成后，输出结构文件供结构工程师核对结构有无干涉。

2. CPU

2.1. 布局

- 1) CPU 禁止放置在板边易受应力的位置。

全志科技版权所有，侵权必究

Copyright © 2020 by Allwinner. All rights reserved

Page 5 of 35

- 2) 去耦电容按容值大小, 由小到大, 由近及远, 依次靠近 IC 相应电源管脚放置。
- 3) 晶振电路靠近 SOC 放置, 周围远离干扰源。
- 4) 测试点放置在 PCB 背面合适位置。




图 2-1 CPU 布局示意图

2.2. 布线

- 1) 第一圈、第二圈、第三圈部分 ball, 可以从顶层直接拉出走线 (线宽 4 mil, 线距 4 mil, ball 夹线处需线宽/线距: 3mil/3mil);




图 2-2 CPU Fanout 示意图 1

- 2) 第四圈及以内的 Ball, 用 8/16mil 过孔扇出, 从 Bottom 层出线 (4 层板), 注意: Via 优先走 Via 通道, 留出尽量多的走线通道:




图 2-3 CPU Fanout 示意图 3

3) 中间 Power 和 GND 的引脚，用 8/16mil 过孔从内层覆铜出线，注意留出尽量多的覆铜通道；




图 2-4 CPU Fanout 示意图 4

2.3. Power/GND

1) MR813 的 3 个主电源网络 VDD-CPU、VDD-SYS、VCC-DRAM 必须保证走线宽度，尽量用覆铜连接，并尽量加宽覆铜宽度。




图 2-5 DCDC 电源换层




图 2-6 过孔对平面的影响 1




图 2-7 过孔对平面影响 2

2) GND 必须保证走线宽度，尽量用覆铜连接，并尽量加宽覆铜宽度。




图 2-8 GND 平面宽度

3) Bypass 电容-单面布局:

保证电容每个 VCC 管脚或 GND 管脚不少于一个过孔，尽量多打过孔。

滤波电容尽量靠近 SOC 放置。




图 2-9 滤波电容布局

4) VDD-CPUFB、VDD-SYSFB 为电压反馈信号，远离板边及远离 DDR、CSI、SD、CARD 等干扰信号走线，尽量包地保护或 3W 处理，最好能走 Power 层，沿其电源平面一起走到负载。




图 2-10 电压反馈信号

5) BGA 区域表层建议不用大面积铺 GND shape，焊接时防止散热过快，导致虚焊。（电源 ball 除外）




图 2-11 BGA 区域地处理

6) 芯片下方保证足够的 GND via, 避免连续信号/电源过孔破坏地回流路径的连续性。




图 2-12 BGA 下方地孔

2.4. 24MHz Crystal

- 1) 晶振尽量靠近 IC 摆放, 使 X24MI 和 X24MO 走线小于 400mil, 减少 PCB 走线寄生电容, 保证晶振频偏精度;
- 2) 晶振的匹配电容必须靠近晶振管脚摆放; 晶振及其走线区域的外围和相邻层, 用 GND 屏蔽保护, 禁止其它走线; 本体下方第三层尽量避开敏感信号线。

全志科技版权所有, 侵权必究

Copyright © 2020 by Allwinner. All rights reserved

Page 11 of 35

3) 空间允许的情况下, 晶体的 GND pin 和匹配电容 GND pin 尽量在表层单点下地。




图 2-13 晶振电路

3. Memory

3.1. DRAM

1) 请直接导入全志的 DRAM Layout 模板到您的 Layout 设计中, 该模板经过 SI/PI 仿真验证, 可以确保 DRAM 的速率和稳定性。

2) 如果条件限制无法完全导入模板, 请参照全志 DDR Layout guide 进行 Layout。针对阻抗、时序、串扰这三个方面, 注意以下关键点:

表格 1 DRAM layout guide(表中间距为边缘间距)

信号		DQ、DM	DQS	CLK	ADD、CTRL、CMD	RESET	ZQ
要求	阻抗 (ohm) (+/-10%)	50	差分100	差分100	50	50	50
	参考平面	GND	GND	GND/VCC-DRAM	GND/VCC-DRAM	GND/VCC-DRAM	GND/VCC-DRAM
时序	差分对偏差		+/-5mil	+/-5mil			
	等长(mil)	≤400,与DQS等长+/-400内	与CLK等长+/-800内		≤200,与CLK等长+/-400内		
	T型等长(若data与dqs有分叉)			分支点靠近memory,分支长度≤600mil,误差+/-50mil			
串扰	组内间距	2w			2w		
	与其它非DDR信号间距	6h (h: 信号线与参考平面之间介质的厚度)					
	与电源间距	≥15mil					
	与GND间距	≥10mil					
	包地	优先包地,且每隔3mm间距打过孔到主地;若空间限制,无法打孔,可不包地,须保持间距要求。差分对换层处需有地过孔,数量和信号孔数量相同					
其它	走线顺序(建议)	DQ、DM、DQS——CLK、ADD——CTRL、CMD——REST、ZQ					

- 特别注意: 若需调整线宽,在线宽调整的同时,必须保证信号间距中心距 3W 或以上原则;若小于 3W,信号间串扰会增加,导致信号传输波形变差。
- 所有走线的相邻层必须有完整的电源平面或地平面。四层板实例如下(LPDDR3 为例):




图 3-1 走线参考平面 1

全志科技版权所有,侵权必究

Copyright © 2020 by Allwinner. All rights reserved

Page 13 of 35




图 3-2 走线参考平面 2

- CK/CKB, CSx, ODTx, CKEx, Ax, BAx, CAS, RAS, WE, 必须走 fly-by 拓扑, stub 尽量短。
- 差分对 (CK/CKB、DQSx/DQSBx) 控制差分阻抗 $100\text{ohm} \pm 10\%$, 与其他网络的间距 $4W$, W 为线宽。
- 单端线控制阻抗 $50\text{ohm} \pm 10\%$, 间距 $2W$ (W 为线宽)。
- Vref 走线与其他网络的间距大于 $4W$, 滤波电容尽量靠近管脚放置。
- 调整好过孔的位置、间距, 减少对电源、地平面的破坏。平面断开处用走线连接。




图 3-3 参考平面优化

- 电源滤波电容尽量靠近电源管脚放置, 双面布局则放置在电源管脚下方的 PCB 背面。每个电容至少各一个电源过孔和地过孔, 电容均匀分布, 容值太小搭配, 小电容优先靠近电源管脚。




图 3-4 单面滤波电容布局



图 3-5 双面滤波电容布局

**注意:**

- 强烈建议参考我司推荐叠层设计，如果确实需调整板厚，请调整中间层介质厚度，尽量保证信号层和其参考层之间的介质层厚度不变。
- 发板 GERBER 资料包中的工艺生产文件必须包含以下信息：务必要求板厂在调整 DDR 信号线阻抗时，不能减小信号线间距；同时在 EQ 工程确认单时做好管控。若为了阻抗控制，确实需要增大线宽，请反馈我司 FAE 评估确认。

3.2. NAND/EMMC

3.2.1. 布局

- 1) EMMC/NAND 靠近主控摆放，主控端去耦电容靠近主控端供电引脚摆放
- 2) CLK/RE 信号源端匹配串接 33R 电阻靠近主控摆放，串阻与主控 CLK 连接走线距离 $\leq 300\text{mil}$ 。




图 3-6 33R 串接电阻布局

- 3) DS 信号下拉电阻靠近 EMMC 摆放。下拉电阻引入桩线长度 $\leq 200\text{mil}$ 。

3.2.2. 布线

- 1) EMMC/NAND 与主控间走线长度 $\leq 2000\text{mil}$ ；阻抗控制 50Ω ，线间距 $\geq 2W$ ；D0~D7、DS 相对 CLK/RE 等长控制 $\pm 300\text{mil}$ 以内；且 D0~D7 上使用过孔的数量尽量相同。
- 2) 除 Reset 外，尽量保证所有信号线参考平面完整。
- 3) 电源走线线宽不小于 12mil 。
- 4) CLK (RE、WE、DQS) 和 DS 信号尽量包地处理，包地通过过孔与 GND 平面连接。如果不能包地则保持线间距 ≥ 3 倍线宽，所有信号避开高频信号。
- 5) NAND/EMMC 或不同封装形式的 NAND 双 Lay 时，走线采用菊花链方式，将 EMMC 或读写速率较高的器件作为走线的终点，尽量减少分叉线长度。如果期望 EMMC 运行在较高频率，则建议只使用 EMMC，保证主控 IO 与 EMMC 点对点连接。（如图 3-7 所示）
- 6) EMMCNC/RFU 等保留引脚都悬空，不可为了走线方便将这些信号与电源、地、或其他 eMMC 信号连接在一起。如果确实走线有困难，可适当修改 eMMCPCB 封装，去掉一些 NC/RFU 的 ball。





图 3-7 NAND/EMMC 双 lay 走线



4. PMU

4.1. 布局

- 1) DCDC(Buck, Boost), LDO 的相关电容, 电感, 放在相关的 pin 附近, 保证功率走线信号流向顺畅。
- 2) 靠近 PMIC 的优先级:
 - 优先级高: VBUS、ACIN 滤波电容、DCDC 输入、输出滤波电容;
 - 优先级中: Buck/Boost 电感, VREF、VCC-RTC 滤波电容;
 - 优先级低: LDO、SWOUT 滤波电容。




图 4-1 PMU 模块滤波电容布局示意图

4.2. 布线

4.2.1. 功率走线

- 1) DCDC(Buck)的输出电容, 电感, 和反馈线围成的环路面积尽量减小。
- 2) DCDC 的 LX 网络出 pin 前与焊盘同宽, 出 pin 后再加宽, 满足过流即可, 不必太宽, 此段交流走线太宽可能引起 EMI 问题。




图 4-4 交流环路示意图

全志科技版权所有, 侵权必究

Copyright © 2020 by Allwinner. All rights reserved

Page 18 of 35

5) ACIN(PS)、各路 DCDC 通过较大铺铜走线以减小压降，在满足过流的情况下尽量增大路径宽度。




图 4-5 DCDC-直流路径

4.2.2. 其它走线

1) PMIC 下方的 e-pad 在地层相连时，采用全连接，且有规律适当添加过孔，保证各层 gnd 充分连接。




图 4-9 PMIC 散热焊盘多加地孔

2) 一般在 PMIC 周围, 空间有限, 过孔数目也会受到限制。对于<1A 的线径换层, 至少用 1~2 个过孔; >1A, <2A 的线径换层, 至少用 2~3 个过孔; >2A, <3A 的线径换层, 至少用 3~5 个过孔。

3) Buck 电容处多添加 gnd via, 减小回路电感。




图 4-10 滤波电容多加地孔

5. Interface

5.1. MIPI CSI

1) MCLK 的接地电容靠近模组, 串联电阻靠近主控。




图 5-2 MCLK 滤波电容

- 2) MIPI 差分走线控制阻抗 $100\Omega \pm 10\%$ ，若为 6 层板，尽量内层走线，优先走线，走线尽量短，少换层；整组走线两边多下 gnd via。
- 3) 差分对组内等长 10mil，组间等长 300mil。
- 4) 测试点靠近主控放置。




图 5-3 MCLK 串接电阻靠近 SOC 放置




图 5-4 MIPI-CSI 走线

- 5) MCLK 需要包地，走线尽量少换层；若为 6 层板，建议内层走线，提高整机 EMC 性能。




图 5-5 MCLK 走线两边包地

5.2. AUDIO

1) AVCC、VRA1、VRA2 和 AGND 接地电容、电阻依次靠近主控摆放。




图 5-9 音频信号滤波电容布局示意图

2) AVCC 走线 $\geq 16\text{ mil}$; VRA2 线宽 $\geq 10\text{ mil}$; 线长 $\leq 300\text{ mil}$, 远离高速干扰信号。

3) AGND 走线宽度 $\geq 80\text{ mil}$, 尽量覆铜; AGND 接地电阻连接到 GND 平面的过孔 ≥ 2 个。




图 5-10 AGND 走线

4) CPVEE 与 VEE 的走线在电容处形成星形连接, 禁止在 BGA 内部直接连接; 线宽 10 mil (BGA 内部不小于 6 mil)。





图 5-11 CPVEE/VEE 信号在电容处星型走线

5) HPOUTL、HPOUTFB、HPOUTR 并行走线并包地，HPOUTL、HPOUTR 在两旁，HPOUTFB 在中间，整组包地。线宽 10 mil。走线及过孔远离高速信号及时钟信号。




图 5-12 HPOUTR/HPOUTFB/HPOUTL 走线

6) HPOUTL、HPOUTR 在经过功放放大后，线宽需增大，BGA 区域附近至少 16mil；经过磁珠后，建议功放电源走线宽度 $\geq 20\text{mil}$ 。




图 5-14 SPKP/N 走线

5.3. USB

- 1) ESD 器件需紧靠 socket 相关 pin 放在同一面 (ESD 前端不能换层)。
- 2) ESD 器件 gnd pin 尽量多加 gnd via, 至少两个以上, 增加静电泄放能力。




图 5-17 USB 电路 ESD 处理

全志科技版权所有，侵权必究

Copyright © 2020 by Allwinner. All rights reserved

Page 25 of 35

- 3) USB 信号 pin 并列的 gnd pin 脚与周围 GND shape 全连接, 并就近多打地孔, 数目与 VBUS 电源过孔数目相当。
- 4) USB socket 的固定接地脚各层与 gnd shape 全连接。




图 5-18 USB 座固定脚与地层全连接

- 5) USB DP/DM 控制差分阻抗 $90\Omega \pm 10\%$, 走线相邻层参考平面完整; 走线长度 $\leq 4000\text{mil}$ 。




图 5-19 USB 差分走线

- 6) USB D+/D-走线尽量少换层, 过孔不超过 2 个, 在差分对换层过孔处, 需增加同样数量的 gnd via。

6. WIFI/BT

- 1) 模组尽量靠近天线焊盘, 远离大电源、DDR、LCD 电路、摄像头、SPEAKER 等易产生干扰的模块, 需单独设计屏蔽罩。
- 2) 合理布局天线馈线的匹配电容电阻, 使馈线平滑, 最短。无分支, 无过孔, 少拐角。
- 3) 天线馈线控制阻抗 $50\Omega \pm 10\%$, 左右包地并沿途多打 GND 过孔, 过孔间距 30mil 以内。为了增大线宽减少损耗, 通常馈线相邻层挖空, 第 3 层需要完整参考地, 若是 4 层板, 2、3 层介质太厚, 则参考全志科技版权所有, 侵权必究




图 6-1 WIFI 布局布线

4) 晶体靠近模组放置，匹配电容靠近晶体相应 pin 脚放置，走线立体包地。




图 6-2 晶振电路布局布线

5) wifi 芯片下方各层尽量避免敏感信号走线。芯片本体下方应保证完整 gnd shape, 并尽量添加 gnd via。




图 6-3 WIFI 芯片下方完整保持完整地

6) VCC-WIFI 电源走线宽度 $\geq 30\text{mil}$ ，换层过孔为两个，滤波电容处多加地孔。

7) AP-CK32K-OUT 和 AP-CK24M-OUT 信号全程包地处理，走线要求最短。AP-CK24M-OUT 走线禁止穿层。

7. SENSOR

1) COMPASS 布局应远离磁干扰（软铁材料和大电流走线），如 SD 卡座，射频屏蔽罩，SIM 卡座，摄像头模组，喇叭，马达，螺丝孔等。




图 7-1 大电流周围空间磁力线

全志科技版权所有，侵权必究

Copyright © 2020 by Allwinner. All rights reserved

Page 28 of 35

- 2) 传感器应远离主控以及 PMU 等发热源摆放，避免影响精度及温漂。
- 3) 加速度传感器下方不允许打孔，要求下方平整。




图 7-2 G-sensor 本体下方净空

8. ESD/EMC/HEAT

8.1. ESD

1) PCB 层叠设计必须保证不少于 1L 完整的 GND 平面，所有的 ESD 泄放路径直接通过过孔连接到这个完整的 GND 平面。（完整 GND 平面有利于电荷的快速转移）

2) 在 PCB 板表层、接口器件周围尽量露铜，且多打 gnd via 与 GND 平面相连。此裸露铜皮用于导电泡棉与金属平面相连接（如 LCD 中框，金属背壳等）。




图 8-1 接口器件周边露铜




图 8-2 板边间隔 3mm 均匀添加过孔

3) 关键信号 (RESET/INT/Clock 等) 与板边距离不小于 5mm, 同时必须与走线层的板边 GND 铜皮距离不小于 10mils。(避免空气放电和 GND 平面电磁耦合)

4) 对关键电路进行屏蔽, 整板屏蔽罩焊盘上 (或者附近) 尽量多打 gnd via。(保证屏蔽罩的各边良好接地, 避免屏蔽罩电荷积累, 对内部信号放电)




图 8-3 屏蔽罩轨迹多加地孔

5) CPU / DRAM / 晶振等 ESD 敏感的关键器件，离外部金属接口的距离不小于 20mm，如果小于 20mm，建议预留金属屏蔽罩；并且距离其他板边不小于 5mm；（避免金属连接器对内部器件放电）




图 8-4 晶振离板边距离过近时需添加屏蔽罩

6) 关键信号（RESET/INT/Clock 等）与外部接口信号（USB/SD/HP 等）尽量避免相邻并行走线；如果不可避免，相邻并行的走线长度不超过 100mils；（避免外部信号的电磁耦合）




图 8-5 相邻层避免平行走线

- 7) 复位信号在靠近 AP 端，必须保留一个容值为 1nF 的滤波电容。
- 8) 整板避免多余桩线。（避免天线效应，尖端放电和 EMI 干扰）
- 9) 所有的 ESD 器件都必须尽量靠近各个接口摆放。
- 10) ESD 前端可适当加粗，且尽量不要换层。
- 11) ESD 器件接地管脚，以尽量短，尽量宽（大于 20mil）的引线，打过孔到主 GND 层，过孔尽量多。




图 8-6 ESD 走线示意图

8.2. EMC

- 1) 表层 DDR 走线区域加屏蔽罩减少辐射, 包括 DRAM, CPU, 屏蔽罩的安装地脚间距尽量小于 10mm; 如果 PCB 层数超过四层, Bottom 层禁止 DDR 走线。
- 2) LCD/CSI 走线尽可能保证完整参考平面; 信号走线串联 33ohm 电阻; 如果 PCB 层数超过 4L, 建议内层走线。
- 3) SDIO CLK, SDC CLK, CSI MCLK 尽量内层走线或者包地, 包地沿途打地过孔, 过孔间距 $\leq 10\text{mm}$ 。
- 4) 为防止电源辐射, 最好将电源层内缩, 尽量遵循规则。以一个 H (电源和地之间的介质厚度) 为单位, 若内缩 20H 则可以将 70% 的电场限制在接地边沿内; 内缩 100H 则可以将 80% 的电场限制在内。由于空间限制, 常规内缩 3H。




图 8-7 电源内缩示意图

8.3. HEAT

- 1) 0603 以下器件的地焊盘与周围铜箔采用花焊盘连接, 避免由于热容过大, 造成虚焊、吊桥等不良现象。如下图:





图 8-8 0603 以下器件地焊盘采用花焊盘连接

- 2) 尽量保证 GND 平面和电源层各电源部分平面的连续性和完整性。






图 8-9 GND 平面和电源平面的完整性

- 3) 在 PCB Layout 空间允许的情况下, 在 PCB 底层的地也尽可能有大的铜皮利于散热。
- 4) CPU 中间区域的 Ball 是把热传导到其他平面层和底部的主要途径, 需要保证与 Ball 连接的 Via 数量, 建议 vial 孔径 8~12mil, 孔中心间距为 30~40mil; 在不使用的 GPIO 附近也可以尽量增加 Via 数量。
- 5) PCB 板上较大功率器件均匀摆放, 避免多个热源靠在一起; SOC 尽量靠芯片中间放置, PMU&BMU 距离 SOC 至少 2cm 以上。
- 6) 热敏感器件距离高发热器件 1cm 以上, 如 wifi/BT、SENSOR 芯片距离 SOC 与 PMU 1cm 的距离。
- 7) 带有 EPAD 器件, 下面焊盘大小稍大于 EPAD 尺寸, EPAD 上过孔与所有 GND 采取全连接的方式, EPAD 底层 GND 应该尽量完整, 至少大于 EPAD 尺寸, 采取开窗的方式更有利于散热。




图 8-10 散热布局方式示意图




图 8-11 PMIC 散热焊盘正反面阻焊开窗